IBM anunció un importante avance en la fabricación de semiconductores: el primer chip por debajo de 1 nanómetro. En concreto, la compañía habla de un nodo de 0,7 nanómetros (0,7 nm), equivalente a 7 angstroms. Hablamos ya de una escala en la que las dimensiones se acercan al tamaño de los átomos. Como era de esperar, no estamos ante un chip comercial listo para llegar a corto plazo al mercado, sino de una demostración tecnológica que busca marcar el camino de la industria durante la próxima década.
La clave del anuncio está en una nueva arquitectura denominada Nanostack, la cual ha definido como una evolución frente a los transistores nanosheet actuales. Como contexto, la industria lleva décadas intentando aumentar la densidad reduciendo estructuras en dos dimensiones. IBM ha encontrado una solución planteando un enfoque más tridimensional. Esto se traduce en apilar y escalonar transistores para aprovechar el eje vertical del chip. En otras palabras, no solo hacer los transistores más pequeños, sino construirlos hacia arriba para meter más lógica en la misma superficie. En esencia, lo que ya estaba haciendo la industria de la memoria.
Los chips de 0,7 nanómetros con Nanostack prometen hasta un 50% más rendimiento que los 2 nm de IBM
Según IBM, esta tecnología permite integrar casi 100.000 millones de transistores en un chip del tamaño de una uña. Esto es prácticamente duplicar la densidad de su tecnología de 2 nm anunciada en el año 2021. La compañía afirma que este nuevo nodo podría ofrecer hasta un 50% más de rendimiento o hasta un 70% más de eficiencia energética frente a sus chips de 2 nm. Evidentemente, son cifras proyectadas, no datos de un producto final comercial, pero sirven para entender el salto generacional que IBM quiere vender con esta nueva arquitectura.
Uno de los puntos más importantes es que Nanostack separa y apila transistores de tipo n y tipo p, en lugar de colocarlos lado a lado como ocurre en los diseños actuales. Esto abre la puerta a utilizar materiales diferentes y optimizados para cada tipo de transistor, lo que permite mejorar tanto el rendimiento como la eficiencia sin depender únicamente de seguir reduciendo el tamaño. Para una industria que ya está cerca de alcanzar los límites físicos, esta parte es tan relevante como el propio titular de un chip «inferior a 1 nanómetro».
IBM también destaca avances en bonding de las obleas, integración CMOS, ingeniería de canales y escalado de memoria SRAM. Este último punto es especialmente interesante para IA, ya que la memoria integrada en el chip se ha convertido en uno de los grandes cuellos de botella para mover datos con rapidez. La compañía habla de una mejora del 40% en el escalado memoria SRAM, lo que permitiría diseños con más memoria integrada o con un uso más eficiente del área disponible.
Como no podía ser de otra forma, la prioridad sería llevar esta tecnología a centros de datos de IA
El impacto potencial en inteligencia artificial es evidente. IBM estima que los primeros aceleradores basados en tecnología de 7 angstroms (0,7 nm) podrían pasar de los aproximadamente 1.500 TOPS actuales en los chips más populares de IA a unos 9.000 TOPS. Es decir, gracias a esta litografía se está multiplicando por seis la capacidad de cálculo. La compañía incluso plantea que entrenamientos de grandes modelos de lenguaje que hoy pueden tardar meses podrían reducirse a semanas con hardware basado en esta tecnología.
Al igual que con el resto de la industria, hay que matizar el nombre del nodo o proceso litográfico de IBM. Como ocurre desde hace años en la industria, 0,7 nm no significa que todos los elementos físicos del transistor midan exactamente 0,7 nanómetros. IBM aclara que el nodo hace referencia a una generación tecnológica y de fabricación, y no a una medida literal como ocurría hace décadas con otros parámetros físicos del chip. Aun así, el avance sí representa una reducción de escala y una mejora de densidad frente a nodos anteriores.
Para fabricar tecnologías de este nivel, IBM apunta a herramientas avanzadas como la litografía High-NA EUV de ASML, además de nuevos procesos de unión de obleas, distribución de energía por la parte trasera del chip y técnicas de inspección 3D. Para lograrlo, IBM está trabajando en el Albany Nanotech Complex junto a socios como ASML, Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions. IBM sostiene que esta arquitectura podría tener una primera adopción en producción en los próximos cinco años.
