En 2023, IMEC situaba el salto hacia los transistores atómicos como una meta mucho más cercana, donde se esperaba que estuviésemos por debajo del nanómetro, con A2 alrededor de 2036 y una evolución basada en GAA, FSFET, CFET, CMOS 2.0 y BSPDN. Ese roadmap servía para explicar cómo CPU, GPU y aceleradores de Inteligencia Artificial iban a seguir ganando densidad cuando el escalado clásico empezase a quedarse sin margen físico. Por desgracia, lo que ha presentado IMEC como su roadmap actualizado para este 2026 nos deja una frontera bastante peor, más allá de 2041.
El nuevo roadmap cambia el calendario y baja el entusiasmo inicial, lo que nos dejará con nodos más extendidos en el tiempo y fechas más y más largas. Por tanto, como era de esperar tras ver que todo se está ralentizando, las mejoras serán cada vez inferiores, y los transistores atómicos llegarán más cerca de mitad de siglo que de la actualidad.
IMEC muestra su roadmap 2026 con importantes correcciones, ¿se ha ralentizado definitivamente la litografía?
De hecho, A2, es decir, 2 Angstrom (que no 2 nanómetros), lo que iba a ser la piedra angular y nodo disruptivo, ya no aparece en 2036, sino en 2041, y el camino hasta llegar ahí queda mucho más repartido entre nodos, litografía, entrega de energía, CFET, CMOS 2.0 y memoria integrada en interposer de silicio.
En nodos, IMEC arranca con N2 en este 2026, con CPP de 48 nm y celda de unos 132 nm. Después aparece A14 en 2028, con CPP de 45 nm y celda de unos 115 nm. A10 llegaría en 2031, con CPP de 42 nm y celda de unos 98 nm. A7 se coloca en 2033, manteniendo CPP de 42 nm y bajando la celda a unos 80 nm. A5 queda para 2036, con CPP de 42 nm y celda de unos 64 nm, A3 aparece en 2038, con CPP de 39 nm y celda de unos 50 nm, mientras que A2 queda ya para 2041 sin ninguna característica extra, lo cual extraña.
La litografía acompaña este salto con 0,33 NA con EUV en N2, mientras que EUV High-NA de 0,55 NA desde A14 comenzará en 2028 hasta 10 años después, donde EUV Hyper-NA de 0,75 NA nos llevará hacia A3 y A2. El Metal Pitch también baja desde MP22 hasta rangos como MP12 o MP16, lo que muestra que no basta con cambiar el transistor, también hay que apretar mucho más las capas metálicas. Por ello, es posible que el A2 también aparezca sin nada en este apartado.
En FPDN, Frontside Power Delivery Network, la energía sigue entrando por la parte frontal del chip, con un enfoque tradicional, pero IMEC lo va llevando desde diseños de 6T hasta 4,5T, porque cada generación tiene menos espacio para alimentar el transistor y mover señales por la misma cara. Igualmente, su final está en 2033 con A7, ya que no se puede reducir más con GAA, tendrá que ser con CFET.
Embedded Memory Si Interposer, la gran baza de TSMC, Intel y Samsung para la IA
Con BSPDN, Backside Power Delivery Network, la alimentación pasa a la parte trasera del chip. Esto libera la parte frontal para interconexiones críticas y, además, el roadmap añade señalización trasera desde A14 como ya vimos con TSMC, aunque Intel ya dispone de ella. En CMOS 2.0, bajo BSPDN, el tramo final muestra celdas de unos 64 nm hacia 2041 con A2, dentro de esa integración más avanzada. Cabe destacar que A2 también tendrá Thin Channel.
Por último, y no menos importante, tenemos EMSI, o Embedded Memory Si Interposer, el cual es una tecnología que convierte el interposer en algo mucho más activo. Pasa de unos 40 Mb/mm² y 0,01 TB/s/mm² a unos 300 Mb/mm² y 2 TB/s/mm², añadiendo IGZO, BSPDN, BSMiM, interfaz fotónica, L2, eRAM, LDO e IVR. Así, el futuro de CPU y GPU queda repartido entre transistor, energía, memoria y empaquetado avanzado, pero no al nivel que ese esperaba.
Como muestra este roadmap 2026 de IMEC, el parón tecnológico en chips desde el punto de vista de su evolución y arquitectura ha quedado gravemente mermado, y los pasos que se van a dar van a ser no solo menores, sino durante mucho más tiempo, más prolongado. Por tanto, es el cambio de transistor el mayor problema que se puede ver, porque pasar de GAA a CFET, donde se omite por completo Forksheet y el escalado atómico. Además, el proceso se alarga nada menos que 5 años, una eternidad en este sector, y con ello, la Ley de Moore sufre un nuevo revés, sin nuevos transistores como tal y donde CMOS 2.0 parece la esperanza real para seguir avanzando.
